Bolsa de PD em Arquitetura de Computadores

Post-Doctoral Fellowship in Computer Architecture

• Resumo Summary

  O foco deste projeto é o design de uma Unidade de Multiplicação de Matrizes (MMU) para ser adicionada como um acelerador à arquitetura RISC-V. O trabalho proposto inclui o design de instruções novas e específicas para matrizes na ISA RISC-V, integrando-as aos simuladores de processadores existentes e modelos HDL, além de validar sua eficiência e eficácia em computação científica e benchmarks de aprendizado de máquina. No lado do software, os desafios incluem a proposta de novas instruções, sua validação em simuladores e a criação de uma pilha de software básica para a execução de kernels em conjuntos de benchmarks. No lado microarquitetural, existem novos mecanismos para integrar a nova MMU ao processador, seja integrando-a ao chip e acessando bancos de registros vetoriais existentes ou funcionando como um co-processador separado. Os trade-offs entre essas abordagens precisam ser avaliados.

  A pesquisa será desenvolvida no âmbito do Centro de Engenharia e Ciências Computacionais (CCES), um Centro de Pesquisa, Inovação e Difusão (CEPID) apoiado pela FAPESP e sediado pela Unicamp.

  Os candidatos devem possuir um doutorado em Ciência da Computação, Matemática Aplicada, Física Computacional ou área relacionada. São necessárias habilidades excelentes em arquitetura de computadores, proficiência em linguagens de programação, compiladores e HDLs. Experiência em algoritmos numéricos, computação de alto desempenho e aceleradores seria vantajosa.

  A vaga está aberta a brasileiros e estrangeiros. O selecionado receberá Bolsa de Pós-Doutorado da FAPESP no valor de R$ 9.047,40 mensais e Reserva Técnica equivalente a 10% do valor anual da bolsa para atender a despesas imprevistas e diretamente relacionadas à atividade de pesquisa.

  This postdoc project focuses on enhancing scientific computation capabilities by designing a Matrix Multiplication Unity (MMU) to add as an accelerator for the RISC-V architecture. The proposed work includes designing novel matrix-specific instructions for the RISC-V ISA, integrating them into existing processor simulators and HDL models, and validating their efficiency and effectiveness in scientific computing and ML benchmarks. On the software side, the challenges are the proposal of new instructions, their validation on simulators, and the creation of a basic software stack so kernels from benchmark suites can be executed. On the microarchitectural side, new mechanisms exist for integrating the new MMU into the processor. It may be integrated into the chip, accessing existing vector register banks, or work as a separate co-processor. The tradeoffs between the two approaches must be evaluated.

  Research will be developed within the scope of the Center for Computational Engineering and Sciences (CCES), a Research, Innovation and Dissemination Center (RIDC) supported by the São Paulo Research Foundation (FAPESP) and hosted by the State University of Campinas in Brazil.

  Applicants should hold a Ph.D. in Computer Science, Applied Mathematics, Computational Physics, or a related field. Excellent computer architecture skills and proficiency in programming languages, compilers, and HDLs are required. Experience in numerical algorithms, high-performance computing, and accelerators would be advantageous.

  This opportunity is open to candidates of any nationality. The selected candidate will receive a FAPESP Post-Doctoral fellowship in the amount of R$ 9,047.40 monthly and a research contingency fund, equivalent to 10% of the annual value of the fellowship which should be spent on items directly related to the research activity.